Very High Speed Integrated Circuit Hardware Description Language

วัตถุประสงค์: หลักสูตรนี้ต้องการให้นักศึกษาสามารถใช้ภาษา VHDL ในการวิเคราะ จำลองและออกแบบระบบดิจิตอล และสามารถนำไปใช้สร้างต้นแบบระบบได้

รายละเอียดรายวิชา: Students will learn how to use the VHSIC (Very High Speed Integrated Circuit)Hardware Description Language (VHDL) for modeling and top level design of digital systems. Structural and behavioral models, concurrent and sequential language elements, resolved signals, generics, configurations, test benches, guarded signals, and case studies will be studied. With the use of the industry standard compiler, simulation and synthesis tools, designs will be constructed and synthesized, ultimately being configured on CPLD and FPGA chip.

Prerequisites: Senior Student

หัวข้อ
  1. Introduction and Overview to VHDL
  2. VHDL Data type and Operators
  3. Concurrent Statement and Sequential Statement
  4. การใช้โปรแกรมสำหรับ VHDL และ การสร้างวงจรลงบนอุปกรณ์ FPGA
  5. การออกแบบวงจรคอมไบเนชั่นนอลโลจิกด้วย VHDL 1
  6. การออกแบบวงจรคอมไบเนชั่นนอลโลจิกด้วย VHDL 2
  7. การออกแบบวงจรคอมไบเนชั่นนอลโลจิกด้วย VHDL 3
  8. สัปดาห์การสอบกลางภาค
  9. Subprogram
  10. Testbenches File และ I/O
  11. อุปกรณ์โลจิกแบบโปรแกรมได้ (Programmable Logic Device)
  12. Register Transfer Level Synthesis
  13. การออกแบบวงจรซีเควนเชียลโลจิกด้วย VHDL
  14. การออกแบบ Finite State Machine (FSM) ด้วย VHDL
  15. memory model
  16. กรณีศึกษา
การประเมินผล
  1. Attendance 10%
  2. Assignment work 30%
  3. Mid-term Examination 25%
  4. Final Examination 35%
Grading
  • A 80 - 100
  • B+ 74 - 79
  • B 68 - 73
  • C+ 62 - 67
  • C 55 - 61
  • D+ 48 - 54
  • D 41 - 47
  • F 0 – 40
ตำรา/ เอกสาร/ สื่อการเรียนการสอน
  1. ณรงค์ บวบทอง "การออกแบบระบบดิจิตอลด้วยวีเอชดีแอล" สำนักพิมพ์มหาวิทยาลัยธรรมศาสตร์ 2556
  2. http://narong.ece.engr.tu.ac.th/vhdl/index.html
  3. https://sites.google.com/site/eplearn/vhdl_fpga