การทดลองวีเอ็ชดีแอล VHDL Experiment


รายการที่
รายการ
เอกสาร
1
งานมอบหมาย 2559 -------------------------------------------
2
จากตารางและสมการให้เขียนโมเดล VHDL (59)
pdf
3
จากรายการที่ 2 ใช้โปรแกรม Model sim จำลองการทำงาน
4
งานมอบหมายครั้งที่ 3
pdf
5
งานมอบหมายครั้งที่ 4
pdf
6
งานมอบหมายครั้งที่ 5
pdf
7
งานมอบหมายครั้งที่ 6
pdf
8
9
การจำลองการทำงานภาษาวีเอชดีแอลด้วย Modelsim (59)
pdf
10
โปรแกรม modelsim5.4
zip file
11
Mojo Board
site
12
การใช้ซอฟต์แวร์ Xilinx ISE Webpack 14.7 เพื่อสร้างดีไซน์ส าหรับบอร์ด FPGA MOJO V3
pdf
13
การใช้งานพอร์ทอนุกรม บน Mojo Board
site
14
การใช้งานพอร์ทอนาลอก บน Mojo Board
site
15
งานมอบหมายเก่า ----------------------------------------------
16
การจำลองการทำงานภาษาวีเอชดีแอลด้วย Modelsim
pdf
17
4 Bit Ripple Adder
pdf
18
การใช้คำสั่ง Concurrent statements และ Sequential Statement
pdf
19
การ Implement ด้วย Xilinx ISE
pdf
20
การสร้างรีจิสเตอร์
pdf
21
วงจรนับ
pdf
22
State Machine
pdf
23
วงจรเข้ารหัสคีย์บอร์ด
pdf
24
วงจรสแกนดิสเพลย์ 7 ส่วน 4 หลัก
pdf
25
วงจรนับเลขฐานสิบขนาด 4 หลัก
pdf
26
คู่มือชุดฝึก CPLD (เก่า)
pdf
27
คู่มือบอร์ดทดลอง CPLD EXPLORER XC9572XL
pdf
28
คู่มือบอร์ดทดลอง FPGA Discovery-III XC3S200F
pdf
29
การใช้งาน ModelSim EE 5.2
pdf
30
การใช้งานสาย Download แบบ USB
site
31
โปรแกรม Modelsim PE
exe
32
33