



1. จากแผนภาพโลจิกต่อไปนี้ งเขียนโมเดล VHDL




ຮູບທີ 1

2. จากแผนภาพโลจิกต่อไปนี้ งเขียนโมเดล VHDL



รูปที่ 2

3. จากสเต็ทไดอะแกรมต่อไปนี้ จงเขียนโมเดล VHDL แบบเอาท์พุทไม่มีสัญญาณนาฬิกา



ຮູບທີ 3

4. จงเขียนโมเดล VHDL ของวงจรหารความถี่ กำหนดให้สัญญาณอินพุท Fin มีความถี่ 10 MHz และ สัญญาณเอาท์พุท Fout มีความถี่ 2.5 MHz



ບັນທຶກ 4