VHDL documents


ลำดับที่
รายการ
สไลด์
วีดีโอ
1
รายละเอียดวิชา
สไลด์
2
ภาพรวมของ VHDL
สไลด์
3
Introduction, overview to VHDL and VHDL component
สไลด์
วิดีโอ
4
โครงสร้าง VHDL
สไลด์
วิดีโอ
5
Package, Libraries, Component Configuration, Library and Package
สไลด์
วิดีโอ
6
Data types
สไลด์
วิดีโอ
7
Operators
สไลด์
วิดีโอ
8
Concurrent statements
สไลด์
9
Sequential statements
สไลด์
10
การออกแบบวงจรคอมไบเนชั่นนอลโลจิกด้วย VHDL
สไลด์
วิดีโอ
11
การใช้งาน Model Sim
สไลด์
12
modelsim Tutorial เอกสารของ Mentor Graphics
สไลด์
13
Subprogram
สไลด์
14
การออกแบบวงจรซีเควนเชียลโลจิกด้วย VHDL
สไลด์
วิดีโอ
15
การออกแบบ FSM ด้วย VHDL
สไลด์
วิดีโอ
16
Testbench
สไลด์
วิดีโอ
17
Text i/o
สไลด์
วิดีโอ
18
กรณีศึกษา
สไลด์
วิดีโอ
19
กรณีศึกษา 2 LCD module Controller
สไลด์
20
กรณีศึกษา 3 VGA Controller
สไลด์
21
ตัวอย่างไฟล์ VGA Control
สไลด์
22
Bin file ของ VGA#1 (ขาสัญญาณเป็นไปตามที่กำหนดให้ใว้)
สไลด์
23
Bin file ของ VGA#2 (ขาสัญญาณเป็นไปตามที่กำหนดให้ใว้)
สไลด์
24
AVR interface
สไลด์
25
การสื่อสารกับพอร์ทอนุกรม (รับข้อมูล)
สไลด์
26
ตัวอย่างการใช้ ROM String
สไลด์
27
ตัวอย่างโปรแกรมส่งข้อมูลหลายบรรทัด
สไลด์
28
ตัวอย่าง binary file ของโปรแกรมที่ส่งข้อมูล 2 บรรทัด
สไลด์
29
Source code และวงจร สำหรับ LCD Nokia 5110
สไลด์


ตำรา การออกแบบวงจรดิจิตอลด้วยวีเอชดีแอล



ตำราเล่มนี้ เป็นตำราเกี่ยวกับภาษา VHDL ซึ่งเป็นภาษาที่ใช้สำหรับการออกแบบวงจรและระบบดิจิตอล เนื้อหาของตำรา ได้แสดงถึงขั้นตอนการออกแบบระบบดิจิตอลด้วยภาษา VHDL โดยเปรียบเทียบกับการออกแบบด้วยวิธีดังเดิม เนื้อหาของตำราแบ่งออกเป็น 3 ส่วนคือ
ส่วนแรกบทที่ 1 และบทที่ 6 เป็นความรู้ทั่วๆไปที่เกี่ยวข้องกับวีเอชดีแอล รวมทั้งองค์ประกอบของ วีเอชดีแอลและอุปกรณ์ที่นำมาสร้างเป็นวงจรจริง
ส่วนที่ 2 ตั้งแต่บทที่ 2 ถึงบทที่ 5 เป็นรายละเอียดของวีเอชดีแอลโดยกล่าวตั้งแต่ โครงสร้างของภาษา ชนิดข้อมูล คำสั่ง โปรแกรมย่อยและการเขียนโปรแกรมทดสอบหรือ Testbenches
ส่วนสุดท้ายส่วนที่ 3 ประกอบด้วยบทที่ 7 และบทที่ 8 ในบทที่ 7 ว่าด้วยวิธีการออกแบบด้วยวีเอชดีแอล เมื่อเทียบกับการออกแบบตามปกติ โดยเริ่มตั้งแต่วงจรลอจิกแบบคอมไบเนชั่นนอลขนาดเล็กไล่ไปจนถึงวงจรซีเควนเชียลที่มีความซับซ้อนมากขึ้น เช่น รีจิสเตอร์ วงจรนับ และสเตทแมชชีน สุดท้ายในบทที่ 8 เป็นการนำความรู้ที่ได้จากบทที่ 7 มาประกอบรวมกันเป็นโครงงานย่อยๆอันได้แก่ นาฬิกาจับเวลา ซึ่งจะเห็นวิธีการออกแบบตั้งแต่ส่วนย่อยๆ ของระบบแล้วนำส่วนย่อยๆนั้นมาประกอบรวมกันเป็นระบบใหญ่
ดังนั้นตำรานี้จึงเหมาะสำหรับใช้เป็นตำราประกอบการเรียนการสอนในวิชาที่เกี่ยวกับการออกแบบวงจรดิจิตอล วิชาที่เกี่ยวกับ VHDL และใช้เพื่อการค้นคว้าเพื่อหาความรู้เพิ่มเติมสำหรับผู้สนใจทั่วไป