


11.ระบบอินเทอร์รัพท์ของ 8051


- อินเทอร์รัพท์คืออะไร
- ระบบอินเทอร์รัพท์ของ 8051
- โครงสร้างการอินเทอร์รัพท์
- ตำแหน่งโปรแกรมรองรับการอินเทอร์รัพท์
- การกำหนดสถานะการอินเทอร์รัพท์
- ลำดับการตรวจสอบสัญญาณอินเทอร์รัพท์
- ระดับความสำคัญของการอินเทอร์รัพท์
- เกิดอะไรขึ้นเมื่อมีสัญญาณอินเทอร์รัพท์
- เกิดอะไรขึ้นเมื่อเสร็จสิ้นการอินเทอร์รัพท์
- Common Bugs in Interrupts

ระบบอินเทอร์รัพท์ของ 8051



การอินเทอร์รัพท์คืออะไร ?

เมื่อมีเหตุการณ์ใดเหตุการณ์หนึ่งเกิดขึ้นแล้ว ไปขัดจังหวะการทำงานปกติของซีพียูเรา เรียกว่าการอินเทอร์รัพท์ การขัดจังหวะของเหตุการณ์นั้นอาจทำให้ซีพียูต้องทำงานอื่นก่อนเมื่อเสร็จแล้วจึงจะกลับไปทำงานเดิมหรือไม่มีก็ได้



ระบบอินเทอร์รัพท์ของ 8051

ประเภทของการอินเทอร์รัพท์


- **สัญญาณอินเทอร์รัพท์จากภายนอก** การตรวจสอบสัญญาณที่มา อินเทอร์รัพท์นี้ จะสามารถกำหนดให้มีการตรวจสอบในลักษณะ เมื่อได้มีการเปลี่ยนแปลงระดับสัญญาณ (Level-sensitive) ไปแล้ว หรือในช่วงเวลาขณะเริ่มมี การเปลี่ยนแปลงสัญญาณจาก logic สูงไปต่ำ (Edge-sensitive)
- **สัญญาณอินเทอร์รัพท์จากภายใน** แหล่งกำเนิดสัญญาณนี้จะเป็นวงจรภายใน Microcontroller เอง เช่น วงจรนับ/จับเวลา วงจรเชื่อมต่อสัญญาณอนุกรม เป็นต้น

โครงสร้างการอินเทอร์รัพท์


เกิดได้ 5 ลักษณะ คือ

1. **INT0** สัญญาณอินเทอร์รัพท์ จากภายนอกทางขาสัญญาณ P3.2 โดย 8051 จะทำการสุ่มตัวอย่าง สัญญาณเมื่อสิ้นสุดทุก Machine Cycle (/INT0)
2. **INT1** สัญญาณอินเทอร์รัพท์จากภายนอกทางขาสัญญาณ P3.3 โดย 8051 จะทำการสุ่มตัวอย่าง สัญญาณเมื่อสิ้นสุดทุก Machine Cycle (/INT1)
3. **Timer0** สัญญาณการเกิด Overflow ของ Timer 0 (TF0)
4. **Timer1** สัญญาณการเกิด Overflow ของ Timer 1 (TF1)
5. **Serial Port** การเกิด interrupt ที่เกิดขึ้นจากการรับ/ส่งข้อมูลอนุกรม ทำให้มีผลต่อแฟลคอินเทอร์รัพท์ RI และ TI ตามลำดับ

โครงสร้างระบบอินเทอร์รัพท์ของ 8051



โครงสร้างระบบอินเทอร์รัพท์ของ 8051



ตำแหน่งโปรแกรมรองรับการอินเทอร์รัพท์

Interrupt	Flag	ตำแหน่งเริ่มต้น
External 0	IE0	0003h
Timer 0	TF0	000Bh
External 1	IE1	0013h
Timer 1	TF1	001Bh
Serial	RI/TI	0023h

เช่นถ้าเกิดการอินเทอร์รัพท์จาก Timer 0 แล้วให้ทำการคอมพลิเมนต์ค่าที่พอร์ท 1 บิต 0 ก็สามารถเขียนโปรแกรมรองรับการอินเทอร์รัพท์ได้ดังนี้

```

ORG    0000H
:
:
:
ORG    000BH
Timer0_Ser: CPL    P1.0
RET
    
```

การกำหนดสถานะการอินเทอร์รัพท์


เมื่อเริ่มต้นการทำงาน ซีพียูจะถูกรีเซ็ตสถานะการอินเทอร์รัพท์ของทุกสัญญาณเป็น Disable คือไม่สามารถขจัดจังหวะการทำงานของซีพียูได้ ดังนั้นถ้าต้องการให้สัญญาณใดสามารถขจัดจังหวะการทำงานของซีพียูได้ ต้องกำหนดสถานะการอินเทอร์รัพท์ของสัญญาณนั้นให้เป็น Enable และต้องกำหนดสถานะการอินเทอร์รัพท์โดยรวมให้เป็น Enable ด้วย สถานะเหล่านี้กำหนดได้ที่รีจิสเตอร์ IE (Interrupt Enable Register) หรือ รีจิสเตอร์ตำแหน่งที่ A8H

IE (Interrupt Enable Register) แอดเดรส A8H

7	6	5	4	3	2	1	0	0 = Disable
EA	-	-	ES	ET1	EX1	ET0	EX0	1 = Enable

บิต	ชื่อ	ตำแหน่งบิต	ความหมายของฟังก์ชัน
7	EA	AFh	ใช้กำหนดสถานะการอินเทอร์รัพท์โดยรวม
6	-	A Eh	สำรอง
5	-	A Dh	สำรอง
4	ES	A Ch	ใช้กำหนดสถานะการอินเทอร์รัพท์ของพอร์ตอนุกรม
3	ET1	A Bh	ใช้กำหนดสถานะการอินเทอร์รัพท์ของวงจรถับเวลาช่อง 1 (Timer 1)
2	EX1	A Ah	ใช้กำหนดสถานะการอินเทอร์รัพท์ของสัญญาณภายนอกช่อง 1
1	ET0	A 9h	ใช้กำหนดสถานะการอินเทอร์รัพท์ของวงจรถับเวลาช่อง 0 (Timer 0)
0	EX0	A 8h	ใช้กำหนดสถานะการอินเทอร์รัพท์ของสัญญาณภายนอกช่อง 0

โครงสร้างระบบอินเตอร์รัพท์ของ 8051



เช่นถ้าต้องการให้ Tiomer 0 สามารถอินเตอร์รัพท์ได้เพียงสัญญาณเดียว
รีจิสเตอร์ IE ต้องมีค่าดังนี้

$$IE = \begin{array}{|c|c|c|c|c|c|c|c|} \hline 7 & 6 & 5 & 4 & 3 & 2 & 1 & 0 \\ \hline EA & - & - & ES & ET1 & EX1 & ET0 & EX0 \\ \hline 1 & 0 & 0 & 0 & 0 & 0 & 1 & 0 \\ \hline \end{array} = 82H$$

และเขียน โปรแกรมดังนี้


```
MOV IE,#82H
```

หรือ

```
SETB EA
```

```
SETB ET0
```

TCON (Timer Control Register) แอดเดรส 88H




TCON (Timer Control Register)

การกำหนดลักษณะของสัญญาณภายนอกเพื่ออินเทอร์รัพท์ซีพียู

บิต	ชื่อ	ตำแหน่งบิต	ความหมายของฟังก์ชัน
7	TF1	8Fh	Timer 1 Overflow. บิตนี้จะถูกเซตเมื่อ Timer 1 Overflow
6	TR1	8Eh	Timer 1 Run เมื่อบิตนี้เซต Timer 1 จะทำงาน แต่ถ้าบิตเป็น 0 จะหยุด
5	TF0	8Dh	Timer 0 Overflow. บิตนี้จะถูกเซตเมื่อ Timer 0 Overflow
4	TR0	8Ch	Timer 0 Run เมื่อบิตนี้เซต Timer 0 จะทำงาน แต่ถ้าบิตเป็น 0 จะหยุด
3	IE1	8Bh	แฟล็กแสดงการอินเทอร์รัพท์ของ INT1
2	IT1	8Ah	บิตเลือกประเภทสัญญาณอินเทอร์รัพท์ เป็น 0 = ระดับ ถ้าเป็น 1 = ขอบ
1	IE0	89h	แฟล็กแสดงการอินเทอร์รัพท์ของ INT0
0	IT0	88h	บิตเลือกประเภทสัญญาณอินเทอร์รัพท์ เป็น 0 = ระดับ ถ้าเป็น 1 = ขอบ

โครงสร้างระบบอินเทอร์รัพท์ของ 8051



ลำดับการตรวจสอบสัญญาณอินเทอร์รัพท์

8051 จะทำการตรวจสอบสัญญาณอินเทอร์รัพท์ต่างๆ โดยอัตโนมัติทุกๆครั้งที่สิ้นสุดการทำคำสั่งแต่ละคำสั่ง ลำดับการตรวจสอบสัญญาณเป็นดังนี้:

1. External 0 Interrupt
2. Timer 0 Interrupt
3. External 1 Interrupt
4. Timer 1 Interrupt
5. Serial Interrupt

นั่นมีความหมายว่า ถ้าสัญญาณอินเทอร์รัพท์จากพอร์ทอนุกรมเกิดขึ้นพร้อมๆ กับสัญญาณอินเทอร์รัพท์จากภายนอกช่องที่ 0 งานของสัญญาณอินเทอร์รัพท์ภายนอกช่องที่ 0 จะได้รับการตอบสนองก่อนและเมื่อเสร็จงานจึงจะไปทำงานของพอร์ทอนุกรม

ระดับความสำคัญของการอินเทอร์รัพท์

นอกจากการตรวจสอบสัญญาณอินเทอร์รัพท์ตามลำดับแล้ว 8051 ยังให้เราสามารถเลือกกำหนดระดับความสำคัญของสัญญาณอินเทอร์รัพท์ได้ โดยให้จัดเป็นกลุ่มที่มีความสำคัญสูงกับกลุ่มที่มีความสำคัญต่ำ เช่นถ้าเราจัดให้สัญญาณอินเทอร์รัพท์จากพอร์ทอนุกรมมีความสำคัญสูงกว่าตัวอื่น เมื่อเกิดการอินเทอร์รัพท์ขึ้นพร้อมกับสัญญาณอื่นๆ เช่น สัญญาณอินเทอร์รัพท์จาก Timer 0 เกิดพร้อมกับสัญญาณจากพอร์ทอนุกรม ลักษณะเช่นนี้ ซีพียูจะตอบสนองกับสัญญาณที่มีระดับความสำคัญสูงก่อนคือสัญญาณจากพอร์ทอนุกรม เมื่อทำงานเสร็จแล้วจึงจะมาทำของสัญญาณที่มีระดับความสำคัญต่ำกว่า แต่ถ้าเป็นสัญญาณที่มีระดับความสำคัญเท่ากัน ซีพียูก็จะพิจารณาเรียงตามลำดับการตรวจสอบก่อนหลัง รีจิสเตอร์ที่ใ้กำหนดระดับความสำคัญคือ IP (Interrupt priorities) มีตำแหน่งเป็น B8h และมีรูปแบบดังนี้

IP Interrupt Priorities แอดเดรส B8H

7	6	5	4	3	2	1	0
-	-	-	PS	PT1	PX1	PT0	PX0

IP Interrupt Priority


บิต	ชื่อ	ตำแหน่งบิต	ความหมายของฟังก์ชัน
7	-	-	ไม่กำหนด
6	-	-	ไม่กำหนด
5	-	-	ไม่กำหนด
4	PS	BCh	Serial Interrupt Priority
3	PT1	BBh	Timer 1 Interrupt Priority
2	PX1	BAh	External 1 Interrupt Priority
1	PT0	B9h	Timer 0 Interrupt Priority
0	PX0	B8h	External 0 Interrupt Priority

ถ้าบิตเป็น โลจิก 0 แสดงว่ามีระดับความสำคัญต่ำ
 ถ้าบิตเป็น โลจิก 1 แสดงว่ามีระดับความสำคัญสูง

โครงสร้างระบบอินเทอร์รัพท์ของ 8051

7	6	5	4	3	2	1	0
-	-	-	PS	PT1	PX1	PT0	PX0

IP Interrupt Priority



เกิดอะไรขึ้นเมื่อมีสัญญาณอินเทอร์รัพท์

เมื่อมีสัญญาณอินเทอร์รัพท์ปรากฏขึ้นที่ซีพียู ซีพียูจะมีการตอบสนองดังนี้

1. ค่าตัวนับ โปรแกรม (PC) ถูกเก็บลงสแตคโดยเก็บไบต์ต่ำก่อน
2. สำหรับอินเทอร์รัพท์อื่นที่เกิดขึ้นพร้อมกันแต่มีระดับความสำคัญต่ำกว่า จะถูกบดบัง
3. ในกรณีของอินเทอร์รัพท์ที่มาจาก Timer และ อินเทอร์รัพท์จากภายนอก แพลกของการอินเทอร์รัพท์ถูกทำให้เป็น 0 ก่อนที่จะไปขึ้นตอนที่ 4 นั้น หมายความว่าผู้ใช้จำเป็นต้อง เคลียร์แพลกนี้ก่อน
4. ซีพียูจะทำงาน โปรแกรมรองรับการอินเทอร์รัพท์

เกิดอะไรขึ้นเมื่อเสร็จสิ้นการอินเทอร์รัพท์

เมื่อซีพียูทำ โปรแกรมรองรับอินเทอร์รัพท์จนถึงคำสั่ง RETI (Return from Interrupt) ซึ่งเป็นคำสั่งสิ้นสุดของ โปรแกรมรองรับอินเทอร์รัพท์ ซีพียูจะทำงานดังต่อไปนี้

1. ซีพียูจะคืนค่า 2 ไบต์จากสแตคให้กับตัวนับ โปรแกรม
2. สถานะการอินเทอร์รัพท์จะกลับคืนเหมือนเดิม

ตัวอย่างคำสั่งการรองรับอินเทอร์รัพท์จาก INT0

```

                ORG    0000H
                SJMP   START
                ORG    03H    ;Start address of external interrupt 0
START:          LJMP   INTO_SERV
                SETB   EA    ;Set enable global interrupt
                SETB   ITO   ;Set falling edge type for INT0
                SETB   EX0   ;Enable External INT0
                :
                :
INTO_SERV:      PUSH   ACC
                PUSH   PSW
                MOV    A,30H
                :
                :
                POP    PSW
                POP    ACC
                RETI
                :
                :
                END
    
```

การเขียนโปรแกรมรองรับการอินเทอร์รัพท์ด้วยภาษาซี

ชื่อ Interrupt Number register bank

```

void timer0 (void) interrupt 1 using 2
{
}
    
```

Interrupt Number	Interrupt Description	Address
0	EXTERNAL INT 0	0003h
1	TIMER/COUNTER 0	000Bh
2	EXTERNAL INT 1	0013h
3	TIMER/COUNTER 1	001Bh
4	SERIAL PORT	0023h

รีจิสเตอร์แบงก์นี้ถ้าไม่มีการเรียกใช้ก็จะไม่มีการเลือกแบงก์เพื่อให้ง่ายขนาดนี้

Interrupt
Number

๓๐

register
bank

```
void timer0 (void) interrupt 1 using 2
{
    if (++interruptcnt == 4000)
    { /* count to 4000 */
        second++; /* second counter */
        interruptcnt = 0; /* clear int counter */
    }
}
```