

คุณลักษณะของ TTL

- แรงดัน แหล่งจ่าย (Supply Voltage)
- อุณหภูมิทำงาน (Working Temperature)
- กำลังงานสูญเสีย (Power Dissipation)
- ความเร็วในการทำงาน (Speed of Operation)
- พารามิเตอร์กระแสและแรงดัน (Current and Voltage parameter)
- ไฟฟ้าอ่าต์ (Fan-Out)
- ส่วนเพิ่อสัญญาณรบกวน (Noise Margin)

1

แรงดันแหล่งจ่าย และ อุณหภูมิทำงาน

หมายถึงขนาดของแรงดันแหล่งจ่ายที่อุปกรณ์ที่มีผลสามารถใช้งานได้ โดยปกติจะใช้ขนาด 5 โวลต์ แต่อาจใช้กับขนาดแรงดันที่สูงหรือต่ำกว่านี้ ขึ้นอยู่กับอนุกรมของไอซี ซึ่งมีอยู่ 2 อนุกรม คือ 74 สำหรับใช้งานทั่วไป และอนุกรม 54 สำหรับใช้งานกับวงจรที่ต้องการความทนทานสูง ขนาดของอุปกรณ์ที่ใช้สำหรับป้อนแรงดันไฟบวกคือขาที่ 14 สำหรับไอซีแบบ 14 ขา และเป็นขาที่ 16 หรือ 20 สำหรับไอซีขนาด 16 และ 20 ตามลำดับ ส่วนขาคืนหรือไฟฟ้าขลุน จะเป็นขาที่ 7 หรือ 8 หรือ 10 สำหรับไอซีขนาด 14, 16 และ 20 ตามลำดับ แต่ก็มีบางเบอร์ที่ตำแหน่งที่ไม่ได้เป็นตามนี้ ต้องดูจากคู่มือไอซีเบอร์นั้นๆ ส่วนอุณหภูมิทำงานหมายถึงอุณหภูมิใช้งานที่อุปกรณ์สามารถทนได้

	อนุกรม 54			อนุกรม 74		
	ต่ำสุด	ปกติ	สูงสุด	ต่ำสุด	ปกติ	สูงสุด
แรงดันแหล่งจ่าย Vcc(volts)	4.5	5	5.5	4.75	5	5.25
อุณหภูมิทำงาน TA (oC)	-55	25	+125	0	25	70

กำลังงานสูญเสีย (POWER DISSIPATION)


หมายถึงกำลังงานที่สูญเสียไปในตัวไอซี ค่านี้คำนวณได้จากการกระแสที่จ่ายให้ตัวอุปกรณ์คูณด้วยค่าแรงดันแหล่งจ่าย เช่น 74LS00 คินกราดสูงสุด 4.4 mA ที่แรงดันแหล่งจ่าย 5.25 โวลท์ ก็จะทำให้เกิดกำลังงานสูญเสียท่ากับ $4.4 \text{ mA} \times 5.25 \text{ V} = 23.1 \text{ mW}$ ค่ากำลังงานสูญเสียนี้จะเปลี่ยนเป็นพลังงานความร้อน ซึ่งอาจทำให้ไอซีเสียหายได้ถ้ามีค่าสูงเกินไป

อนุกรม	PD(mWatt)	Td (nS)	พลังงาน (PD x Td)
74/54	10	10	100
74L/54L	1	35	35
74H/54H	25	6	150
74S/54S	19	3	57
74LS/54LS	2	10	20

ความเร็วในการทำงาน (SPEED OF OPERATION)

เป็นความเร็วในการทำงานของอุปกรณ์ ขึ้นอยู่กับค่าเวลาหน่วงต่างๆ โดยดูได้จากค่า Propagation Delay Time ค่า Propagation Delay Time นี้หมายความว่าเวลาที่ต้องใช้ในการเปลี่ยนสัญญาณเอาท์พุตเมื่อสัญญาณอินพุตเปลี่ยนสถานะ เมื่ออินพุตของกดเปลี่ยนระดับกลอจิกจาก 0 ไปเป็น 1 มีผลทำให้ออกท์พุตเปลี่ยนจาก 1 ไปเป็น 0 แต่อ่าท์พุตจะไม่สามารถเปลี่ยนตามอินพุตได้อย่างทันที ต้องรอให้เวลาผ่านไปชั่วระยะเวลาหนึ่งก่อน ระยะเวลาที่เรียกว่า Transition time, high-to-low level output หรือ t_{PHL} ในที่นี้จะต้องเดียวทันเมื่ออินพุตเปลี่ยนจาก 1 ไปเป็น 0 ที่ทำให้ออกท์พุตเปลี่ยนจาก 0 ไปเป็น 1 ซึ่งก็คือใช้ระยะเวลาชั่นเดียวทัน ระยะเวลาที่เรียกว่า Transition time, low-to-high level output หรือ t_{PLH} ค่าเวลาหน่วงที่มี Propagation Delay Time คำนวณได้จากค่าเวลาหน่วง 2 ค่านี้ คือ

$$t_P = (t_{PHL} + t_{PLH})/2$$




ทั้งค่าเวลาหน่วงและกำลังงานสูงสุดของไอซี ขึ้นอยู่กับค่าความต้านทานภายในวงจรเกต ไอซี ตระกูลที่เป็นตัวต่อในนี้ มีรูปแบบการจัดวงจรหลายแบบขึ้นกับค่าอุปกรณ์ที่ใช้ในวงจร เช่น
อนุกรม 74
อนุกรม 74L อัคยาร L หมายถึง Low Power ค่าความต้านทานภายในวงจรสูงกินกำลังงานต่ำ
อนุกรม 74H อัคยาร H หมายถึง High speed ค่าความต้านทานภายในวงจรต่ำกินกำลังงานสูง
อนุกรม 74S อัคยาร S หมายถึง Schottky clamp ใช้ทรานซิสเตอร์ที่มี Schottky diode
อนุกรม 74LS อัคยาร LS หมายถึง Low Power Schottky

5

พารามิเตอร์กระแส (CURRENT PARAMETER)

- High-Level Input Current I_{IH} หมายถึง กระแสอินพุตเมื่ออินพุตอยู่ในสถานะ 1
 - High-Level Output Current I_{OH} หมายถึง กระแสเอาท์พุตเมื่อเอาท์พุตอยู่ในสถานะ 1
 - Low-Level Input Current I_{IL} หมายถึง กระแสอินพุตเมื่ออินพุตอยู่ในสถานะ 0
 - Low-Level Output Current I_{OL} หมายถึง กระแสเอาท์พุตเมื่อเอาท์พุตอยู่ในสถานะ 0
 - Off-State Output Current I_{Ooff} หมายถึง กระแสไพลเข้าเอาท์พุต เมื่อเอาท์พุตอยู่ในสถานะ off ใช้กับเอาท์พุตแบบ Open Collector
 - Off-State (high-Impedance-State) Output Current I_{Oz} หมายถึง กระแสไพลเข้าเอาท์พุต เมื่อเอาท์พุตอยู่ในสถานะล้อมหรือสถานะความต้านทานสูง
 - Short Circuit Output Current I_{Os} หมายถึง กระแสเอาท์พุตในสถานะที่เอาท์พุตลัดวงจร
 - Supply Current I_{CC} หมายถึง กระแสของไฟเลี้ยงวงจร
- เครื่องหมายที่บ่งบอกของกระแสใช้เป็นตัวบ่งชี้ทิศทางของกระแส ถ้ากระแสไพลเข้าข้าว อุปกรณ์ใช้เครื่องหมายบวกแต่ถ้าไพลออกจากอุปกรณ์ใช้เป็นเครื่องหมายลบ

6



พารามิเตอร์แรงดัน (VOLTAGE PARAMETER)

- High-Level Input Voltage V_{IH} หมายถึง แรงดันอินพุทที่ถือว่าเป็นโลจิก 1
- High-Level Output Voltage V_{OH} หมายถึง แรงดันเอาท์พุทในขณะเอาท์พุทเป็นโลจิก 1
- Low-Level Input Voltage V_{IL} หมายถึง แรงดันอินพุทที่ถือว่าเป็นโลจิก 0
- Low-Level Output Voltage V_{OL} หมายถึง แรงดันเอาท์พุทในขณะเอาท์พุทเป็นโลจิก 0
- Supply Voltage V_{CC} หมายถึง แรงดันสำหรับไฟฟ้าทำงาน

แรงดัน(โวลต์)	ต่ำสุด	สูงสุด
V_{IL}		0.8
V_{IH}	2	
V_{OL}		0.4
V_{OH}	2.4	

แฟนเอาต์ (FAN-OUT)

หมายถึงจำนวนอินพุทสูงสุดที่สามารถต่อ กับ เอาท์พุทได้ในสภาวะที่แย่ที่สุด(Worst-case) ค่านี้ คำนวณได้จากพารามิเตอร์กระแส เช่น ถ้าในสถานะที่เอาท์พุทเป็น 0 เอาท์พุทจะรองรับกระแส I_{OL} ได้สูงสุด 16 mA ในขณะที่อินพุตต่อลบ อินพุทที่ต่ออยู่กับเอาท์พุทนี้ จะปล่อยกระแส I_{IL} ได้สูงสุด 1.6 mA ดังนั้น ในสภาวะนี้เอาท์พุทสามารถรองรับอินพุทได้เท่ากับ

$$I_{OL}/I_{IL} = 16/1.6 = 10 \text{ ตัว}$$

แต่ถ้าเอาท์พุทอยู่ในสถานะ 1 เอาท์พุทจะจ่ายกระแส I_{OH} ได้สูงสุด 0.4 mA และกระแสอินพุต I_{IH} จะรองรับได้สูงสุดอินพุตละ 0.04 mA ดังนั้น ในสภาวะนี้เอาท์พุทสามารถรองรับอินพุทได้เท่ากับ

$$I_{OH}/I_{IH} = 0.4/0.04 = 10 \text{ ตัว}$$

ดังนั้นจึงสรุปได้ว่าแฟนเอาต์เท่ากับ 10 แต่ถ้าค่าที่คำนวณได้ทึ้งสองค่าไม่เท่ากันต้องใช้ค่าเดียว สูด เช่นถ้าจำนวนอินพุทที่ต่อ กับ เอาท์พุทในขณะเป็น 0 ได้ 8 ตัว และจำนวนอินพุทที่ต่อ กับ เอาท์พุทในขณะเป็น 1 ได้ 15 ตัว ดังนั้นแฟนเอาต์จะเท่ากับ 8


9

ตัวอย่างที่ 4.7 จงคำนวณหาค่าแฟนเอาต์ของวงจรเกตในรูป เมื่อใช้งานเกตแบบเดียวกัน มาต่อเป็น โอลด์ กำหนดให้ทรานซิสเตอร์มีคุณสมบัติ เป็น $\beta_F = 25$ $\beta_R = 0.1$ $\sigma_{OL} = 0.85$ $VBE(FA) = VBC(RA) = 0.7 \text{ V}$ $VBE(SAT) = 0.8$ และ $VCE(SAT) = 0.2$


หมายเหตุ F หมายถึงทรานซิสเตอร์ทำงานในสถานะ Forward Active

RA หมายถึงทรานซิสเตอร์ทำงานในสถานะ Reverse Active

SAT หมายถึงทรานซิสเตอร์ทำงานในสถานะ Saturation



พิจารณาต่อเนื่องพุทเป็น '0'



$$I_{OL} = I_{E,1'} = \frac{V_{CC} - V_{BE,1}(SAT) - V_{CE,4}(SAT)}{R_{1'}} = \frac{5 - 0.8 - 0.2}{4K} = 1mA$$

11

$$I_{C,2} = \frac{V_{CC} - V_{CE,2}(SAT) - V_{BE,4}(SAT)}{R_2} = \frac{5 - 0.2 - 0.8}{1.6K} = 2.5mA$$

$$I_{R4} = \frac{V_{BE,4}(SAT)}{R_4} = \frac{0.8}{1K} = 0.8mA$$

$$I_{R1} = \frac{V_{CC} - V_{BC,1}(RA) - V_{CE,2}(SAT) - V_{CE,4}(SAT)}{R_1} = \frac{5 - 0.7 - 0.8 - 0.8}{4K} = 0.675mA$$

$$I_{B,2} = (1 + \beta_R) I_{B,1} = (1 + 0.1) 0.675 = 0.743mA$$

$$I_{E,2} = I_{B,2} + I_{C,2} = 0.743 + 2.5 = 3.24mA$$

$$I_{B,4} = I_{E,2} - I_{R4} = 3.24 - 0.8 = 2.44mA$$

$$I_{OL} = I_{C,4} = \sigma_{OL} \beta_F I_{B,4} = (0.85)(25)(2.44) = 51.9mA$$

$$N = \frac{I_{OL}}{I_{IL}} = 51.9$$

12

เนื่องจากเมื่อเอาท์พุทเป็น ‘1’ กระแสไฟล์เข้าอินพุท I_{IH} น้อยมาก ดังนั้น I_{OH}/I_{IH} จะมีจำนวนสูงมาก ดังนั้น Fanout จะเท่ากับ 51

13

ส่วนเพื่อสัญญาณรบกวน (NOISE MARGIN)

พารามิเตอร์ค่านี้คำนวณได้จากพารามิเตอร์แรงดัน เป็นค่าที่ใช้บวกกับอุปกรณ์ลอกิจิกนี้เพื่อ ระดับแรงดันไว้เท่าไร นั่นหมายความว่าอุปกรณ์นั้นทนต่อสัญญาณรบกวนเท่าไรนั้นเอง เช่น เมื่อเอาท์พุทเป็น 1 จะให้แรงดันออกมากถึงไม่น้อยกว่า 2.4 โวลท์ แต่แรงดันที่อินพุทถือว่า เป็น 1 นั้นนับจาก 2 โวลท์ขึ้นไป ดังนั้นระดับลอกิจิก 1 ได้เพื่อแรงดันไว้เท่ากับ

$$VOH - VIH = 2.4 - 2 = 0.4 \text{ โวลท์}$$


ในท่านองเดียวกัน เมื่อเอาท์พุทเป็น 0 จะให้แรงดันออกมาสูงสุดไม่เกิน 0.4 โวลท์ แต่แรงดันที่ อินพุทถือว่าเป็น 0 นั้นนับจาก 0.8 โวลท์ลงไป ดังนั้นระดับลอกิจิก 0 ได้เพื่อแรงดันไว้เท่ากับ

$$VIL - VOL = 0.8 - 0.4 = 0.4 \text{ โวลท์}$$

จากค่าที่คำนวณได้ทั้งสองค่านี้สรุปได้ว่าอุปกรณ์ที่ถูกออกแบบได้เพื่อระดับแรงดันไว้เท่ากับ 0.4 โวลท์ ระดับแรงดันที่เพื่อนึกอ่า ส่วนเพื่อสัญญาณรบกวน ซึ่งมีความหมายว่า ถ้ามีสัญญาณรบกวน เกิดขึ้น โดยระดับของสัญญาณรบกวนถูกกว่าระดับนี้จะไม่มีผลต่อการทำงานของวงจร

14

ส่วนเพื่อสัญญาณรบกวน (NOISE MARGIN) (ต่อ)



15

ไอซี TTL ตระกูลต่างๆ

อนุกรม 74

อนุกรม 74L อั็คยร L หมายถึง Low Power ค่าความด้านทานภายในวงจรสูงกว่ากำลังงานต่ำ


อนุกรม 74H อั็คยร H หมายถึง High speed ค่าความด้านทานภายในวงจรต่ำกว่ากำลังงานสูง

อนุกรม 74S อั็คยร S หมายถึง Schottky clamp ใช้ทรานซิสเตอร์ที่มี Schotthy diode

อนุกรม 74LS อั็คยร LS หมายถึง Low Power Schottky

16


อนุกรม 74, 54 และ 74L, 54L



	R1	R2	R3	R4
74,54	4k	1.6k	130	1k
'L	40k	20k	500	12k


17

อนุกรม 74H และ 54H



18

อนุกรม 74S และ 54S




ถ้า อินพุททรานซิสเตอร์อยู่ในสถานะอัมตัว (Saturation) การจะเปลี่ยนสถานการณ์ทำงานของ ทรานซิสเตอร์นี้อย่างรวดเร็วๆ จะทำไม่ได้ เพราะว่า มี Storage time ดังนั้นถ้าสามารถลด Storage time ลดลงได้ ก็จะลด Propagation Delay time ลงได้

Schottky Diode เมื่อ Forward bias มีแรงดันตกคร่อมเพียง 0.25 ชั่งน้อยกว่าไคลโอดซาร์มค่าที่มีถึง 0.6 V ดังนั้นมือใช้ไคลโอดนี้ต่อคร่อมขา B – C ของ BJT จะทำให้ทรานซิสเตอร์นั้น ไม่สามารถ ทำงานถาวรคืออัมตัว เพราะว่าแรงดันตกคร่อม B-C เพียง 0.25 V ก็จะมีกระแสไหลล่อผ่านทางไคลโอด Schottky ไปสู่ขา C ถ้าทรานซิสเตอร์จะทำงานอัมตัวต้องมีแรงดันตกคร่อม B-C ถึง 0.4 V


19

อนุกรม 74S และ 54S (ต่อ)



20


อนุกรม 74LS และ 54LS



21

มอสเฟต (MOS FET)

(METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTORS หรือ MOSFET)




โครงสร้างของทรานซิสเตอร์มอสเฟตแบบเอ็นแซนเดนซ์เมนต์

22

ชนิดของมอสเฟต

NMOS


Enhancement-only



Shorthand




Enhancement-depletion




PMOS


Enhancement-only



Shorthand



Enhancement-depletion



23

การทำงานของมอสเฟต

หมุดกั้กอฟ (Cutoff Mode)

ให้มดลิเนียร์(Linear Mode)

ให้มดอิ่มตัว(Saturation Mode)

มอสเฟตจะทำงานงานแบบไหนนั้นขึ้นอยู่กับแรงดันที่ gate กับ source

24

Threshold Voltage

เมื่อแรงดันที่ gate-to-source มีค่ามากกว่าค่าหนึ่ง จะเกิดกระแสไฟหลัก drain ไป source แรงดันค่านี้เรียกว่า Threshold Voltage VT ค่าแรงดันนี้จะขึ้นอยู่กับขนาดทางกายภาพและพารามิเตอร์ของ MOS เครื่องหมายของ Threshold Voltage เป็นดังนี้

	NMOS	PMOS
Enhancement-only	+	-
Enhancement-depletion	-	+

25

Cutoff

สำหรับ NMOS ถ้าแรงดันที่เกตเทียบกับ source VGS น้อยกว่า VT จะไม่มีกระแส drain $I_D = 0$ NMOS จะทำงานในสภาวะ cutoff

Linear mode

เมื่อเพิ่ม VGS จนมากกว่า VT NMOS จะนำกระแส ถ้า $V_{DS} > 0$ และ $V_{DS} \leq V_{GS} - VT$ NMOS จะทำงานในสภาวะ Linear และ $I_D(LN)$ จะมีค่าเท่ากับ

$$I_D(LN) = k[(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2}]$$

k = Transconductance parameter

26

Saturation mode


เมื่อเพิ่ม VGS จนมากกว่า VT และ $VDS \geq VGS - VT$ NMOS จะนำกระแส ทำงานในสภาวะ Saturation กระแส ID(SAT) มีค่าเท่ากับ

$$I_D = \frac{k}{2} (V_{GS} - V_T)^2$$

จากสมการนี้แสดงให้เห็นว่า ID ในสภาวะนี้ไม่ขึ้นกับ VDS แต่สิ่งนี้ไม่ใช่ความจริงทั้งหมดการเปลี่ยนแปลงของ VDS จะมีผลต่อ ID ดังนี้

$$I_D(SAT) = \frac{k}{2} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$$

27




กราฟคุณลักษณะของ MOS แสดงความสัมพันธ์ของ ID กับ VDS ที่ค่า VGS ต่างๆ กัน

28

RESISTOR LOADED NMOS GATES

วงจรประเทกน์จะประกอบด้วยความต้านทานและ NMOS ประเทก
Enhancement-only เท่านั้น




วงจร! กตของ Resistor Loaded NMOS Gates

29

ENHANCEMENT-DEPLETION LOADED NMOS GATES

เป็นแบบที่พัฒนาต่อจากแบบ Resistor Loaded NMOS Gates โดยแทนที่จะใช้
ความต้านทานเป็นโหลดที่ใช้ NMOS ประเทก Enhancement-Depletion แทน




วงจร! กตของ Enhancement-depletion Loaded NMOS Gates

30

เกตซีมอส (CMOS GATES)

เกตซีมอสเป็นแบบที่นิยมใช้มากที่สุดในระบบเกตตระกูลมอส เกตประเภทนี้จะประกอบด้วย ทรานซิสเตอร์ประเภท NMOS และ PMOS




31

CMOS INVERTER

Function Table

Vin	Q1	Q2	Vout
0	off	on	5
5	on	off	0




32

CMOS NAND GATE

Function Table

A	B	Q1	Q2	Q3	Q4	C
L	L	off	on	off	on	H
L	H	off	on	on	off	H
H	L	on	off	off	on	H
H	H	on	off	on	off	L




33

CMOS NOR GATE

Function Table

A	B	Q1	Q2	Q3	Q4	C
L	L	off	on	off	on	H
L	H	off	on	on	off	L
H	L	on	off	off	on	L
H	H	on	off	on	off	L




34

BUFFER GATE


- Logic Symbol
- Truth Table :

X	Z
L	L
H	H




- CMOS Buffer converts Logic LOW input Voltage to 0 Volt and Logic HIGH input voltage to 5.0 Volt (Regenerating weak digital signals)



Circuit Diagram



35




$$F = \overline{(A+B)} + AB = \overline{AB} + AB$$

36

จากหัวอย่างแบบต่างๆของวงจรเกต สามารถทำความเข้าใจได้โดยใช้ข้อสังเกตต่างๆต่อไปนี้

- สัญญาณแต่ละสัญญาณต้องใช้ทรานซิสเตอร์ NMOS และ PMOS เป็นคู่ เช่น Q1 กับ Q2
Q3 กับ Q4 และ Q5 กับ Q6
- ในเทอมที่ AND กัน ทรานซิสเตอร์ NMOS จะต้องอนุกรรມกัน ส่วนทรานซิสเตอร์ PMOS จะต้องขานานกัน เช่น Q2 กับ Q4 ต้องอนุกรรມกันส่วน Q1 กับ Q3 ต้องขานานกัน
- ในเทอมที่ OR กัน ทรานซิสเตอร์ NMOS จะต้องขานานกัน ส่วนทรานซิสเตอร์ PMOS จะต้องอนุกรรມกัน เช่น Q6 ขานานกับ (ผลการ AND ของ Q2 กับ Q4) และ Q5 อนุกรรມกับ (ผลการ AND ของ Q1 กับ Q3)
- ในแต่ละจุดสุดท้ายของเทอมจะเป็นเทอมที่มี Inverter ด้วย



37

แบบฝึกหัด

1. $F = \overline{A} + B$
2. $F = \overline{AB} + AC$
3. $F = \overline{A + CD}$
4. $F = A\overline{C} + B\overline{C} + \overline{AC} + \overline{DC}$

38

CMOS FAMILY

- CMOS : Complementary Metal-Oxide Semiconductor.
- CMOS Families
 - Series
 - 4000 (Low Power)
 - 74C (Pin- and function-compatible with TTL)
 - 74HC (High Speed)
 - 74HCT (TTL compatible)
 - 74AC (Advanced CMOS)
 - 74ACT (TTL compatible)
 - 74FCT (Fast CMOS TTL compatible)
 - 74FCT-T(FCT with TTL VOH)

39